Rafel Montaner, Valencia
La carrera mundial por aumentar la velocidad y la potencia de cálculo de los procesadores para ordenadores tiene una etapa reina en la Universidad Politécnica de Valencia (UPV). El equipo de investigación del catedrático y Premio Jaume I de Nuevas Tecnologías 2006, el valenciano José Duato, ha desarrollado una tecnología que hará viable una nueva generación de chips de entre 32 y 64 núcleos que en cinco años reducirá a antiguallas los ordenadores de doble y cuádruple núcleo, el no va más que actualmente encontramos en las tiendas de informática.
La nueva microarquitectura de chips - así se conoce el diseño de los circuitos sobre silicio que intercomunican las diferentes secciones de un procesador- alumbrada desde la UPV permitirá construir microprocesadores más rápidos y potentes, reduciendo también su consumo energético.
"Con los portátiles de hoy en día podemos hacer cosas que antes sólo estaban al alcance de un superordenador", explica Duato. Este avance se debe a que en su procesador se pueden ubicar cada vez más transistores. Cada dos años el número de transistores se ha venido duplicando. Gracias a esto, el mundo de la tecnología ha vivido una continua revolución en miniaturización y eficiencia.
Sin embargo, este maratón tecnológico se ha encontrado con la limitación de no poder aumentar en más de 4 Gigahercios (GHz) la frecuencia del reloj del procesador o su velocidad de funcionamiento, debido al excesivo calentamiento y el gran consumo de energía. La solución adoptada por los grandes fabricantes de procesadores para continuar avanzando consiste en diseñar chips con múltiples procesadores sencillos -los citados núcleos- enlazados a través de una red de interconexión.
La capacidad de aumentar los núcleos de los procesadores está limitada por la eficacia de las redes que los intercomunican entre ellos y con el resto del ordenador. La propuesta del Grupo de Arquitecturas Paralelas (GAP) que lidera Duato podría resolver esta cuadratura del círculo del chip.
Este investigador nacido en Alberic asegura que los dispositivos de comunicación entre núcleos que han creado "son muy compactos, por lo que requieren un área de silicio pequeña, consumen menos energía y son más rápidos porque reducen los tiempos de transmisión de información. Además, son muy flexibles ya que soportan fallos de fabricación y errores transitorios".
